Boot Block Code C0

 Язык

Описание

English

Programmable Interval Timer. Disable L2 cache for socket 7 system

Русский

Выполняется программирование системного таймера. Counter 0 для генерации запросов IRQ0 устанавливается в режим деления частоты на 65536, что соответствует частоте 18.2 Hz. Counter 1 для генерации запросов DRAM Refresh устанавливается в режим де­ле­ния частоты на 20. Counter 2 на данном этапе переводится в пас­сив­ное состояние, установка параметров этого счетчика про­ис­хо­дит при выдаче сигнала на системный динамик.

Для работы с памятью на следующем этапе POST потребуется ряд действий с Gate A20 – адресной линией, управление которой осу­щест­вля­ется через регистры системной логики или порты кон­т­рол­ле­ра KBC, для этого выполняется его первичная инициализация.
Дополнительно о процедурах…
предыдущийследующий