Boot Block POST Code DB

 Язык

Описание

English

Using extended MTRRs to control memory access
 

Русский

Для процессоров Intel шина выбирается на основании проверки, попадает ли адрес в диапазон, описанный регистрами Host Bridge (DRB), а не по значениям MTRR-атрибутов, формируемых про­цес­со­ром. Для AMD K7/K8 необходимо настроить MTRR перед ра­бо­той с RAM, иначе шинные циклы будут отработаны неправильно. Для Intel настройку MTRR можно сделать позже, так как от этого за­ви­сит только производительность памяти, но не направление цик­лов обращения на различные шины.

Для AMD K8 регистры MTRR тем более важны, потому что вет­вление шин происходит внутри процессора, и, следовательно, в за­ви­симости от MTRR-атрибутов сам процессор будет направлять цик­лы на шину па­мяти или Hyper Transport

Comment for AMIBIOS8© POST Code DB    Вернуться к предыдущей странице!
предыдущийследующий