Boot Block POST Code D3

 Язык

Описание

English

Init all chipset register

Русский

Инициализация регистров системной логики начинается с настроек каналов таймера. Counter 1 устанавливается в режим деления частоты на 20, чтобы обеспечитье интервал между регенеацией двух строк DRAM около 15 микросекунд. Второй канал запрещается.

Устанавливается дополнительный блок расширения адреса контроллеров DMA, - страничные регистры, способные формировать 16-ти битные адреса.

Далее выполняются четыре функции, каждая из которых представляет собой законченный программный блок. Важность этих функций подтверждается контрольными точками 81h порта:
      00h - инициализация регистров чипсета;
      12h - определение объема оперативной памяти;
      22h - определение объема кэш L1/L2;
      FFh - дополнительные настройки регистров чипсета.
предыдущийследующий